另类专区另类专区亚洲,日韩国产欧美精品综合二区,日本黄色免费在线视频,天天爽夜夜爽免费看

TL;DR：

●在硬件加速ZKP中，F(xiàn)PGA具有與GPU相同的每瓦性能水平，但在每美元性能指標(biāo)上無法與GPU競爭。

●ASIC在上述兩個(gè)指標(biāo)上優(yōu)于FPGA和GPU，但需要更長的時(shí)間才能進(jìn)入市場。

介紹

近年來，零知識(shí)證明(ZKP)的重要性呈指數(shù)級(jí)增長，成為過去半個(gè)世紀(jì)計(jì)算機(jī)科學(xué)中最重要的創(chuàng)新之一。這可以歸因于ZKP有可能極大地增強(qiáng)區(qū)塊鏈平臺(tái)(如以太坊)的可擴(kuò)展性。ZKP的一個(gè)關(guān)鍵方面是它們能夠顯著提高各種區(qū)塊鏈平臺(tái)上的每秒交易量(TPS)，這完全依賴于數(shù)學(xué)原理而不是信任。通過使驗(yàn)證者能夠?qū)⒍鄠€(gè)交易合并到一個(gè)單一的、簡潔的證明中，ZKP確保了整個(gè)過程的準(zhǔn)確性和完整性。ZKP提供了許多其他功能，使它們成為各種擴(kuò)展和隱私解決方案的重要組成部分，包括像StarkNet這樣的ZK聚合，像Aztec這樣的私有ZK聚合，以及像Mina、Filecoin、Manta和Aleo這樣的第1層鏈。盡管如此，ZKP也不是沒有局限性，因?yàn)樯勺C明的過程在時(shí)間和精力方面都是非常耗費(fèi)資源的。由于需要許多復(fù)雜的數(shù)學(xué)運(yùn)算，例如冪運(yùn)算、倒數(shù)運(yùn)算和雙線性配對(duì)計(jì)算，證明的創(chuàng)建通常會(huì)減慢速度。因此，優(yōu)化ZKP解決方案以充分利用其潛力仍然是一項(xiàng)挑戰(zhàn)。為了克服所有提出的ZKP構(gòu)造的這些問題，開發(fā)硬件加速方法是至關(guān)重要的。也就是說，通過使用專用硬件，如現(xiàn)場可編程門陣列(FPGA)和專用集成電路(ASIC)，它們可以加速10-1000倍。

在本文中，我們將概述與ZKP相關(guān)的計(jì)算挑戰(zhàn)，然后討論有助于解決這些問題并提高這些加密技術(shù)效率的潛在改進(jìn)。

零知識(shí)證明：zkSNARKs和zkSTARKs

zkSNARK (Zero-Knowledge Succinct Non-Interactive ARgument of Knowledge) 方案是一種ZKP，它允許證明者說服驗(yàn)證者，證明者知道一個(gè)證人，而不透露有關(guān)該證人的任何信息。該方案包括四種算法：Setup、KeyGen、Prove和Verify。Setup算法生成一些結(jié)構(gòu)化的參考字符串，KeyGen算法將使用該字符串為某些指定電路生成證明密鑰和驗(yàn)證密鑰。證明者擁有證明密鑰和陳述/見證對(duì)，可以通過指定的電路對(duì)陳述/見證對(duì)的關(guān)系生成ZK證明。驗(yàn)證者可以使用驗(yàn)證密鑰和聲明來檢查ZK證明的有效性。

zkSNARK方案需要滿足以下特點(diǎn)：

●完整性：如果證明者擁有證人，他們可以產(chǎn)生有效的證明，并且驗(yàn)證者將始終接受它。

●零知識(shí)：證明方可以提供證據(jù)，證明其擁有秘密證人，而無需向驗(yàn)證方或其他任何人披露有關(guān)秘密證人的任何信息。

●可靠性：對(duì)于不誠實(shí)的證明者來說，不需要證人就能提出有效的證明是不可能的。

另一種變體稱為zkSTARK (Zero-Knowledge Scalable and Transparent ARgument of Knowledge)。它可以在零知識(shí)的情況下運(yùn)行，也可以在沒有零知識(shí)的情況下運(yùn)行，并且可以是交互式或非交互式協(xié)議。它們也可以取代zkSNARK作為交互協(xié)議。與zkSNARK不同，交互式證明不需要可信的Setup設(shè)置階段，這使STARK系統(tǒng)成為更好的選擇。STARK系統(tǒng)通過利用交互式Oracle證明(IOP)域克服了這一缺點(diǎn)，該域依賴于快速Reed-Solomon代碼來提高可擴(kuò)展性，從而開發(fā)了zkSTARK證明系統(tǒng)。此外，基于zkSTARK的系統(tǒng)對(duì)于證明者和驗(yàn)證者來說都具有對(duì)數(shù)復(fù)雜度，使它們變得高效，并防止一方執(zhí)行拒絕服務(wù)(DoS)攻擊，因?yàn)槊恳环降挠?jì)算需要相似的時(shí)間。zkSTARK的另一個(gè)值得注意的特性是推測(cè)的后量子安全性，而zkSNARK則不是由于Shor的量子算法。zkSTARK系統(tǒng)提供后量子安全，前提是框架內(nèi)使用的哈希函數(shù)本身能夠抵抗量子計(jì)算攻擊。

在區(qū)塊鏈技術(shù)領(lǐng)域，通常使用縮寫SNARK和STARK來代替zkSNARK和zkSTARK，因?yàn)槟承﹨^(qū)塊鏈平臺(tái)可能并不總是需要隱私功能。因此，在本文中，我們也將在討論和解釋中采用簡化的術(shù)語“zk”。ZKP有兩個(gè)重要的用例：

●外包可驗(yàn)證計(jì)算：假設(shè)我們需要進(jìn)行一項(xiàng)計(jì)算，由于底層平臺(tái)的限制(例如，智能手機(jī)、Raspberry Pi、筆記本電腦，甚至是以太坊等區(qū)塊鏈網(wǎng)絡(luò))，該計(jì)算要么成本昂貴，要么無法運(yùn)行。在這種情況下，我們可能不得不在第三方服務(wù)上運(yùn)行計(jì)算，它可以快速而廉價(jià)地返回計(jì)算的輸出(例如像Chainlink或AWS Lambda函數(shù)這樣的預(yù)言機(jī)服務(wù))。然而，在許多情況下，我們必須依賴于計(jì)算已經(jīng)正確執(zhí)行的假設(shè)，從而使服務(wù)提供者有可能生成不準(zhǔn)確的結(jié)果。這種結(jié)果可能導(dǎo)致嚴(yán)重的后果，并損害系統(tǒng)的完整性。

●私有計(jì)算：如果在本地執(zhí)行計(jì)算的成本不高，但它的某些部分需要是私有的，那么ZKP也很有用。換句話說，ZKP可以確保計(jì)算已經(jīng)正確執(zhí)行，甚至不需要向外包提供商披露私有值。例如，如果我們想在不披露實(shí)際數(shù)字的情況下證明我們知道第1000個(gè)斐波那契數(shù)，或者在不披露我們的身份或支付金額的情況下證明我們進(jìn)行了有效的支付，ZKP可以很容易地幫助實(shí)現(xiàn)這一目標(biāo)。更進(jìn)一步，我們可以通過ZKP選擇性地披露一些私有值，同時(shí)隱藏其他部分(也稱為選擇性披露)。

在區(qū)塊鏈的背景中，ZKP的上述用例如下：

●第2層擴(kuò)展：通過將ZKP合并到可驗(yàn)證的計(jì)算中，第1層區(qū)塊鏈可以將交易處理委托給鏈下的高性能系統(tǒng)，通常稱為第2層。這種方法增強(qiáng)了區(qū)塊鏈的可擴(kuò)展性，同時(shí)保持了強(qiáng)大的安全措施，在效率和安全性之間取得了平衡。StarkWare開發(fā)了StarkNet，這是一個(gè)可擴(kuò)展的智能合約平臺(tái)，使用專門的虛擬機(jī)來執(zhí)行ZK友好的代碼，而Aztec允許他們的第二層程序私下運(yùn)行，保護(hù)用戶的交易信息。

●私有第1層：Aleo， Mina， Manta和Zcash是第1層區(qū)塊鏈，使用ZKPs使交易者能夠默認(rèn)(如Aleo)或通過選擇加入過程(如Mina和Zcash)隱藏發(fā)送方，接收方或金額。

●數(shù)據(jù)壓縮：Mina和Celo利用ZKP將同步到鏈的最新狀態(tài)所需的區(qū)塊鏈數(shù)據(jù)壓縮為簡短的證明。

●去中心化存儲(chǔ)：Filecoin還使用ZKP(在GPU上運(yùn)行)來證明網(wǎng)絡(luò)中的節(jié)點(diǎn)正確存儲(chǔ)數(shù)據(jù)。

因此，隨著加密貨幣的采用不斷擴(kuò)大，對(duì)增強(qiáng)性能和隱私的需求也將增加，從而推動(dòng)了對(duì)更復(fù)雜的ZKP應(yīng)用程序的需求。隨著開發(fā)人員創(chuàng)建新的應(yīng)用程序和協(xié)議，ZKP將在促進(jìn)安全和高效的去中心化系統(tǒng)方面發(fā)揮關(guān)鍵作用。這些系統(tǒng)將能夠處理大規(guī)模交易，同時(shí)保護(hù)用戶隱私，滿足數(shù)字貨幣領(lǐng)域不斷變化的需求。

為什么ZKP這么慢，怎樣才能提高它們的速度？

為了證明使用ZKP的計(jì)算，有必要將計(jì)算從經(jīng)典程序轉(zhuǎn)換為ZK友好的格式。有兩種方法可以做到這一點(diǎn)：要么使用某種現(xiàn)有語言編寫的庫，比如Arkworks(在Rust中)，要么使用領(lǐng)域特定語言(DSL)，比如Cairo或Circom，它可以編譯成生成證明所需的原語。操作越復(fù)雜，生成證明所需的時(shí)間就越長。此外，一些操作本身就不是ZK友好的，需要進(jìn)行額外的工作。例如，SHA或Keccak中使用的按位函數(shù)等操作可能與ZKP不友好，從而導(dǎo)致證明生成時(shí)間延長。即使對(duì)于在傳統(tǒng)計(jì)算機(jī)上執(zhí)行的相對(duì)便宜的操作，也可能發(fā)生這種情況。將計(jì)算轉(zhuǎn)換為ZK友好格式后，選擇一些輸入并將其提交給證明系統(tǒng)。有許多證明系統(tǒng)，如Groth16、PLONK、HyperPlonk、UltraPlonk、Sonic、Spartan和STARK。所有這些系統(tǒng)都具有相同的基本功能，即接受具有輸入的ZK友好計(jì)算并生成證明作為輸出。根據(jù)不同的證明系統(tǒng)，證明生成過程可能不同，但瓶頸最終是相似的。

在ZKP的背景中，主要有兩個(gè)計(jì)算任務(wù)：

●大型數(shù)字向量的乘法，可以是字段或組元素。在這種情況下，還有兩種特定類型的乘法：可變基數(shù)和固定基數(shù)多標(biāo)量乘法(MSM)。

●數(shù)論變換(NTT)與逆數(shù)論變換。然而，也有技術(shù)可用于無NTT的證明系統(tǒng)，如最近的HyperPlonk系統(tǒng)。

在同時(shí)存在NTT和MSM的系統(tǒng)中，生成證明的時(shí)間約有60%花在MSM上，其余時(shí)間由NTT主導(dǎo)。MSM和NTT都存在性能挑戰(zhàn)，可以通過以下方式解決：

●MSM可以在多個(gè)線程上執(zhí)行，從而支持并行處理。然而，當(dāng)處理大型元素向量時(shí)，例如6700萬個(gè)元素，乘法運(yùn)算可能仍然很慢，并且需要大量的內(nèi)存資源。此外，MSM存在可擴(kuò)展性方面的挑戰(zhàn)，即使在廣泛并行化的情況下也可能保持緩慢。

●在算法過程中頻繁的數(shù)據(jù)混洗使得NTT難以在計(jì)算集群中分布，并且由于需要從大型數(shù)據(jù)集中加載和卸載元素，它們?cè)谟布线\(yùn)行時(shí)需要大量帶寬。即使硬件操作很快，這可能也會(huì)導(dǎo)致速度變慢。例如，如果硬件芯片的內(nèi)存為16GB或更少，那么在100GB的數(shù)據(jù)集上運(yùn)行NTT將需要通過網(wǎng)絡(luò)加載和卸載數(shù)據(jù)，這可能會(huì)大大降低操作速度。

我們認(rèn)為，硬件加速是使區(qū)塊鏈協(xié)議獲得實(shí)際應(yīng)用所需的可擴(kuò)展性的重要組成部分。目前，區(qū)塊鏈協(xié)議受到鏈上計(jì)算和存儲(chǔ)容量以及網(wǎng)絡(luò)帶寬的限制。通過優(yōu)化鏈下硬件和證明生成，我們有信心大大提高區(qū)塊鏈網(wǎng)絡(luò)的性能，使其更加有效和高效。

ZPrize零知識(shí)工具競賽

ZPrize是區(qū)塊鏈行業(yè)的一個(gè)集體倡議，由超過32個(gè)合作伙伴和贊助商組成，他們貢獻(xiàn)了自己的時(shí)間、資源和努力來確保其成功。該計(jì)劃提供了一系列挑戰(zhàn)和項(xiàng)目，激勵(lì)參與者開發(fā)創(chuàng)新的解決方案，促進(jìn)可持續(xù)發(fā)展和減少碳排放。他們?yōu)閷?shí)現(xiàn)這兩個(gè)目標(biāo)感到自豪，這標(biāo)志著零知識(shí)密碼學(xué)領(lǐng)域的重大進(jìn)步。ZPrize的結(jié)果超出了他們的預(yù)期，如下圖所示。對(duì)于他們收到的大多數(shù)獎(jiǎng)項(xiàng)，與基線相比平均提高了五倍以上。值得注意的是，一些涉及FPGA的獎(jiǎng)項(xiàng)缺乏公開基準(zhǔn)，這使得這些參賽作品成為開源形式的算法實(shí)現(xiàn)的首次公開演示。以下是一些值得注意的成就：

●對(duì)于大規(guī)模問題實(shí)例，GPU上的多標(biāo)量乘法（2的26次方元素）從5.8秒提高到2.5秒，從而支持更復(fù)雜的zkSNARKs使用。

●Poseidon零知識(shí)友好哈希函數(shù)實(shí)現(xiàn)將約束計(jì)數(shù)減少了一半，從而顯著降低了在SNARK中創(chuàng)建Merkle樹的成本。

●針對(duì)小規(guī)模問題實(shí)例，Android移動(dòng)設(shè)備上的多標(biāo)量乘法從2.4秒改進(jìn)到大約半秒，從而促進(jìn)了基于ZK的移動(dòng)支付。

在接下來的幾個(gè)月里，他們計(jì)劃展示所有參與該計(jì)劃的團(tuán)隊(duì)的工作。隨著零知識(shí)密碼學(xué)領(lǐng)域的發(fā)展，新的方法和障礙將會(huì)出現(xiàn)。他們希望定期組織ZPrize競賽，以促進(jìn)這項(xiàng)技術(shù)的進(jìn)步，并通過一系列開源材料將其提供給公眾。

加速ZKP的技術(shù)方法

證明生成的瓶頸通常源于大量向量的乘法，包括字段或組元素，變量或固定基數(shù)的多標(biāo)量乘法，以及NTT和逆NTT。在同時(shí)使用NTT和MSM的加密系統(tǒng)中，MSM貢獻(xiàn)了大約70%的證明生成時(shí)間，而NTT支配了剩余的時(shí)間。雖然MSM是可并行的，但它仍然很慢，需要大量的內(nèi)存資源，并且經(jīng)常消耗設(shè)備上的大部分可用內(nèi)存。另一方面，NTT嚴(yán)重依賴于頻繁的數(shù)據(jù)混洗，這會(huì)使跨計(jì)算集群分配負(fù)載的加速變得復(fù)雜。此外，NTT需要大量的帶寬才能在硬件上運(yùn)行，因?yàn)橥ㄟ^網(wǎng)絡(luò)加載和卸載數(shù)據(jù)會(huì)顯著降低操作速度，盡管硬件操作本身非常快。然而，有一些方法可以提高M(jìn)SM和NTT的性能，以優(yōu)化證明生成過程。

MSM通常使用Pippenger算法來實(shí)現(xiàn)，以最小化組添加操作的數(shù)量。該方法有一個(gè)簡單的硬件實(shí)現(xiàn)，其中包括一個(gè)組添加單元和一堆表作為其基本組件。從系統(tǒng)設(shè)計(jì)的角度來看，MSM是對(duì)加速器非常友好的，原因如下：

●組添加是一種靜態(tài)操作(沒有依賴于數(shù)據(jù)的控制流)，具有密集的計(jì)算和相對(duì)較小的輸入/輸出，使其非常適合全流水線的體系結(jié)構(gòu)。這使得加速器可以實(shí)現(xiàn)幾乎100%的硬件利用率，而在最好的GPU實(shí)現(xiàn)中只有20%的利用率。幾十年的研究已經(jīng)使組添加成為一種穩(wěn)定的操作，因此它不太可能在ASIC加速器的壽命內(nèi)被取代。

●MSM 在全局調(diào)度能力相對(duì)較弱的大規(guī)模并行硬件（如 GPU）上實(shí)現(xiàn)的痛點(diǎn)可以通過向加速器添加額外的硬件調(diào)度器輕松解決。例如，以這種方式更有效地處理一堆表的更新，避免了寫沖突的風(fēng)險(xiǎn)。

總之，使用專用硬件加速M(fèi)SM是非常有利的。然而，主要問題是市場上缺乏這樣的硬件。Cycis設(shè)計(jì)了一個(gè)使用Xilinx FPGA的MSM加速器，它展示了迄今為止最好的系統(tǒng)性能(在BN254曲線上每2的26次方 MSM約40毫秒)。不幸的是，與為普通玩家設(shè)計(jì)的GPU相比，專業(yè)用戶的FPGA芯片成本高，加上FPGA的處理滯后(FPGA為14nm， GPU為5nm)，這是兩個(gè)顯著的缺點(diǎn)，這兩個(gè)重大缺點(diǎn)抵消了基于FPGA的加速器的利用優(yōu)勢(shì)。

NTT由多層蝶式操作器組成。雖然教科書上逐層的NTT實(shí)現(xiàn)可能很快就會(huì)因?yàn)閮?nèi)存帶寬利用率(由于跨行訪問)而成為瓶頸，但這個(gè)問題可以通過同時(shí)執(zhí)行一批層并在計(jì)算期間適當(dāng)?shù)刂匦屡判騈TT數(shù)據(jù)來解決。根據(jù)經(jīng)驗(yàn)，內(nèi)存訪問可以重組為塊訪問，其粒度大約為(片上內(nèi)存容量的大小)/ (NTT點(diǎn)的k次方根)，其中k是表示層組數(shù)量的可調(diào)參數(shù)。通過這種方法，GPU和加速器都能獲得出色的性能。

硬件加速可以通過在各種硬件技術(shù)(如GPU、FPGA或ASIC)上部署優(yōu)化算法來增強(qiáng)區(qū)塊鏈協(xié)議的性能。增強(qiáng)軟件和算法實(shí)現(xiàn)以更有效地利用 CPU 和 GPU 等現(xiàn)有資源，以及開發(fā)定制硬件與針對(duì)特定硬件配置量身定制的新算法相結(jié)合，可以促進(jìn)硬件加速。通過這樣做，目前受鏈上計(jì)算和存儲(chǔ)容量以及網(wǎng)絡(luò)帶寬限制的區(qū)塊鏈網(wǎng)絡(luò)的性能可以得到顯著提高。

現(xiàn)在和將來，什么是最好的硬件？

為了確定實(shí)現(xiàn)上述加速技術(shù)的最佳硬件技術(shù)，我們需要考慮到ZKP仍處于開發(fā)的早期階段。因此，在系統(tǒng)參數(shù)和證明系統(tǒng)的選擇上，如FFT寬度或元素的位大小，標(biāo)準(zhǔn)化程度有限。此外，我們還需要考慮兩個(gè)因素：

●每美元的性能：這衡量你需要為硬件性能支付多少資金。根據(jù)我們的經(jīng)驗(yàn)，F(xiàn)PGA在這個(gè)指標(biāo)上無法與GPU競爭。根據(jù)ZPrize競賽提交和我們的內(nèi)部基準(zhǔn)測(cè)試結(jié)果，單個(gè)RTX3090 GPU可以產(chǎn)生比單個(gè)高端FPGA高約2.5倍的性能。高端FPGA和高端GPU的價(jià)格大致相同，這意味著FPGA最終將比GPU系統(tǒng)貴大約2.5倍。

●每瓦性能：這個(gè)指標(biāo)是關(guān)于你需要花多少錢來維護(hù)硬件，基本上就是電費(fèi)。在這個(gè)指標(biāo)上，F(xiàn)PGA與GPU大致處于同一水平。

基于上述兩個(gè)指標(biāo)，這是否意味著FPGA無法超越GPU？答案是否定的。雖然單個(gè)FPGA芯片無法與單個(gè)GPU競爭，但大規(guī)?；ミB的FPGA系統(tǒng)可以擊敗大規(guī)?；ミB的GPU系統(tǒng)。由于PCIe插槽的限制，一個(gè)高端GPU系統(tǒng)最多可以有10個(gè)GPU卡。然而，數(shù)百個(gè)FPGA芯片可以通過定制的、可編程的、高帶寬的互連連接在一起，從而達(dá)到可以擊敗GPU系統(tǒng)的性能水平。Cysic的大規(guī)模連接FPGA系統(tǒng)直接證明了這一點(diǎn)。

ZKP的ASIC怎么樣？

ASIC被一致認(rèn)為是ZKP的理想硬件。然而，在為ZKP構(gòu)建ASIC方面，有三個(gè)主要問題。

●可編程性：就ZKP邏輯修改而言，ASIC具有一次寫入業(yè)務(wù)邏輯，這需要從頭開始重建整個(gè)系統(tǒng)。相反，F(xiàn)PGA或GPU可以多次重新編程，從而可以在具有不同證明系統(tǒng)或潛在更新的不同項(xiàng)目中使用相同的硬件。與ASIC相比，此屬性使FPGA成為更通用的替代方案。

●高成本：構(gòu)建ASIC是一個(gè)資本密集型的游戲。20 名工程師的全掩模 28nm ASIC 芯片設(shè)計(jì)通常需要花費(fèi) 800 萬美元，而 30 名工程師的全掩模 5nm/4nm ASIC 設(shè)計(jì)通常需要花費(fèi) 2500 萬美元。

●上市時(shí)間。ASIC的設(shè)計(jì)、生產(chǎn)和部署通常需要12到18個(gè)月甚至更長時(shí)間，這比FPGA/GPU要長得多。

第一個(gè)問題可以使用硬件中的一個(gè)框架來解決，該框架稱為指令集架構(gòu)(Instruction-Set Architecture， ISA)。ISA是指硬件系統(tǒng)的抽象框架和設(shè)計(jì)，如CPU和硬件加速器。它表示處理器可以執(zhí)行的一組基本指令和操作。這些指令包括算術(shù)運(yùn)算、數(shù)據(jù)移動(dòng)、邏輯運(yùn)算、控制流和其他低級(jí)功能。使用ISA，硬件加速ZKP可以分為三層：

●方案層：各種ZK證明系統(tǒng)都在這一層，如Groth16和Plonk。頂層調(diào)用內(nèi)核層來完成計(jì)算。

●核心層：核心層的任務(wù)是計(jì)算上層使用的不同函數(shù)。函數(shù)包括多標(biāo)量乘法、數(shù)論傳遞、多項(xiàng)式求值和各種哈希函數(shù)。它依賴于指令層來執(zhí)行計(jì)算。

●指令層：這一層是ISA，涵蓋了最基本的操作，包括算術(shù)運(yùn)算、數(shù)據(jù)移動(dòng)、邏輯運(yùn)算和控制流。上述結(jié)構(gòu)如下圖所示：

這個(gè)ISA結(jié)構(gòu)提供了一個(gè)支持多個(gè)ZK系統(tǒng)和潛在更新的解決方案?？梢允褂肸K- ISA對(duì)AZK(用于ZK的ASIC)進(jìn)行編程，以支持ZK系統(tǒng)的多功能性。

至于做ASIC的其他問題，這是由市場決定的。目前ZK相關(guān)項(xiàng)目的估值總計(jì)超過100億美元，我們認(rèn)為花費(fèi)大約1000萬美元來構(gòu)建ASIC以提高ZK證明生成的效率是值得的。這種上市時(shí)間問題是所有ASIC設(shè)計(jì)所固有的。幸運(yùn)的是，ASIC的供應(yīng)鏈問題現(xiàn)在比以前好得多了。解決這個(gè)問題的唯一辦法是盡早開始，徹底預(yù)熱供應(yīng)鏈。當(dāng)ASIC問世時(shí)，它可以摧毀任何其他形式的ZK硬件。

結(jié)論

ZKP具有促進(jìn)可擴(kuò)展和私有支付系統(tǒng)以及智能合約平臺(tái)的潛力，從而大大提高區(qū)塊鏈技術(shù)的可用性和安全性。確實(shí)，ZKP引入了歷史上阻礙其采用的管理費(fèi)用。諸如巨大的計(jì)算和驗(yàn)證成本，以及實(shí)現(xiàn)基于ZKP的系統(tǒng)的復(fù)雜性等因素，可能會(huì)對(duì)許多開發(fā)人員造成進(jìn)入的障礙。盡管如此，ZKP領(lǐng)域正在進(jìn)行的研究和開發(fā)正在解決這些挑戰(zhàn)，簡化這些技術(shù)在實(shí)踐中的實(shí)現(xiàn)和應(yīng)用。

考慮到GPU在靈活性、易于部署和預(yù)期性能方面的優(yōu)勢(shì)，我們相信，在ASIC技術(shù)出現(xiàn)之前，專注于GPU解決方案的公司更有可能在未來幾個(gè)月蓬勃發(fā)展。如果ASIC達(dá)到了優(yōu)勢(shì)的規(guī)模和穩(wěn)定性，它們可能成為優(yōu)化算法的首選硬件。因此，ZKP有望在未來實(shí)現(xiàn)越來越先進(jìn)和安全的區(qū)塊鏈系統(tǒng)中發(fā)揮關(guān)鍵作用。

免責(zé)聲明：本文不構(gòu)成投資建議，用戶應(yīng)考慮本文中的任何意見、觀點(diǎn)或結(jié)論是否符合其特定狀況，及遵守所在國家和地區(qū)的相關(guān)法律法規(guī)。